Introduksjon til PCIe 6.0

PCI-SIG-organisasjonen har annonsert den offisielle utgivelsen av PCIe 6.0-spesifikasjonsstandarden v1.0, og erklærer dermed at den er fullført.

I tråd med konvensjonen fortsetter båndbreddehastigheten å dobles, opptil 128 GB/s (ensveis) ved x16, og siden PCIe-teknologi tillater fulldupleks toveis dataflyt, er den totale toveis gjennomstrømningen 256 GB/s. I følge planen vil det komme kommersielle eksempler 12 til 18 måneder etter publiseringen av standarden, som er rundt 2023, og bør først være på serverplattformen. PCIe 6.0 vil tidligst komme innen utgangen av året, med en båndbredde på 256 GB/s.

Tilbake til selve teknologien, regnes PCIe 6.0 som den største endringen i PCIes nesten 20 år lange historie. For å være ærlig, er PCIe 4.0/5.0 en mindre modifikasjon av 3.0, slik som 128b/130b-kodingen basert på NRZ (Non-Return-to-Zero).

PCIe 6.0 byttet til PAM4 puls AM-signalering, 1B-1B-koding. Et enkelt signal kan ha fire kodingstilstander (00/01/10/11), dobbelt så mye som tidligere, noe som tillater opptil 30 GHz frekvens. Men fordi PAM4-signalet er mer sårbart enn NRZ, er det utstyrt med en FEC-mekanisme for fremoverrettet feilkorreksjon for å korrigere signalfeil i lenken og sikre dataintegritet.

I tillegg til PAM4 og FEC er den siste store teknologien i PCIe 6.0 bruken av FLIT (Flow Control Unit)-koding på logisk nivå. Faktisk er PAM4 og FLIT ikke en ny teknologi. Ultrahøyhastighets-Ethernet har lenge vært brukt i over 200G, noe PAM4 ikke klarte å markedsføre i stor skala fordi kostnaden for det fysiske laget er for høy.

I tillegg er PCIe 6.0 fortsatt bakoverkompatibel.

PCIe 6.0 fortsetter å doble I/O-båndbredden til 64 GT/s i henhold til tradisjonen, som brukes på den faktiske PCIe 6.0X1 enveisbåndbredden på 8 GB/s, PCIe 6.0×16 enveisbåndbredde på 128 GB/s og pcie 6.0×16 toveisbåndbredde på 256 GB/s. PCIe 4.0 x4 SSD-er, som er mye brukt i dag, trenger bare PCIe 6.0 x1 for å gjøre det.

PCIe 6.0 vil fortsette 128b/130b-kodingen som ble introdusert i PCIe 3.0-æraen. I tillegg til den originale CRC-protokollen er det interessant å merke seg at den nye kanalprotokollen også støtter PAM-4-kodingen som brukes i Ethernet og GDDR6x, og erstatter PCIe 5.0 NRZ. Mer data kan pakkes i en enkelt kanal på samme tid, i tillegg til en mekanisme for korrigering av datafeil med lav latens, kjent som forward error correction (FEC), for å gjøre det mulig og pålitelig å øke båndbredden.

Mange lurer kanskje på om PCIe 3.0-båndbredden ofte ikke blir brukt opp. Hva er vitsen med PCIe 6.0? På grunn av økningen i datakrevende applikasjoner, inkludert kunstig intelligens, blir IO-kanaler med raskere overføringshastigheter stadig mer etterspurt av kunder i det profesjonelle markedet. Den høye båndbredden til PCIe 6.0-teknologien kan fullt ut frigjøre ytelsen til produkter som krever høy IO-båndbredde, inkludert akseleratorer, maskinlæring og HPC-applikasjoner. PCI-SIG håper også å dra nytte av den voksende bilindustrien, som er et hotspot for halvledere. PCI-Special Interest Group har dannet en ny arbeidsgruppe for PCIe-teknologi for å fokusere på hvordan man kan øke bruken av PCIe-teknologi i bilindustrien. Den økte etterspørselen etter båndbredde i økosystemet er tydelig. Men siden mikroprosessor, GPU, IO-enhet og datalagring kan kobles til datakanalen, for å få støtte fra PCIe 6.0-grensesnittet til PC-en, må hovedkortprodusenter være ekstra nøye med å ordne kabelen som kan håndtere høyhastighetssignaler. Brikkesettprodusenter må også gjøre relevante forberedelser. En talsperson for Intel nektet å si når PCIe 6.0-støtte vil bli lagt til enheter, men bekreftet at forbrukerplattformene Alder Lake og serverplattformene Sapphire Rapids og Ponte Vecchio vil støtte PCIe 5.0. NVIDIA nektet også å si når PCIe 6.0 vil bli introdusert. BlueField-3 Dpus for datasentre støtter imidlertid allerede PCIe 5.0. PCIe-spesifikasjonen spesifiserer bare funksjonene, ytelsen og parameterne som må implementeres på det fysiske laget, men spesifiserer ikke hvordan disse skal implementeres. Med andre ord kan produsenter designe den fysiske lagstrukturen til PCIe i henhold til sine egne behov og faktiske forhold for å sikre funksjonalitet! Kabelprodusenter kan spille mer plass!