Introduksjon til PCIe 5.0-spesifikasjoner

• Introduksjon til PCIe 5.0-spesifikasjoner

PCIe 4.0-spesifikasjonen ble fullført i 2017, men den ble ikke støttet av forbrukerplattformer før AMDs 7nm Rydragon 3000-serie, og tidligere brukte kun produkter som superdatabehandling, høyhastighetslagring i bedriftsklassen og nettverksenheter PCIe 4.0-teknologi.Selv om PCIe 4.0-teknologien ennå ikke har blitt brukt i stor skala, har PCI-SIG-organisasjonen lenge utviklet en raskere PCIe 5.0, signalhastigheten har doblet seg fra dagens 16GT/s til 32GT/s, båndbredden kan nå 128GB/ s, og versjon 0.9/1.0-spesifikasjonen er fullført.v0.7 versjon av PCIe 6.0 standardteksten er sendt til medlemmene, og utviklingen av standarden er i rute.Pin-hastigheten til PCIe 6.0 er økt til 64 GT/s, som er 8 ganger den for PCIe 3.0, og båndbredden i x16-kanaler kan være større enn 256 GB/s.Med andre ord krever den nåværende hastigheten til PCIe 3.0 x8 bare én PCIe 6.0-kanal for å oppnå.Når det gjelder v0.7, har PCIe 6.0 oppnådd de fleste funksjonene som opprinnelig ble annonsert, men strømforbruket er fortsatt forbedretd, og standarden har nylig introdusert L0p kraftkonfigurasjonsutstyr.Selvfølgelig, etter kunngjøringen i 2021, kan PCIe 6.0 være kommersielt tilgjengelig tidligst i 2023 eller 2024.For eksempel ble PCIe 5.0 godkjent i 2019, og det er først nå det er søknadssaker

Sammenlignet med de tidligere standardspesifikasjonene kom PCIe 4.0-spesifikasjonene relativt sent.PCIe 3.0-spesifikasjoner ble introdusert i 2010, 7 år etter introduksjonen av PCIe 4.0, så levetiden til PCIe 4.0-spesifikasjonene kan være kort.Spesielt har noen leverandører begynt å designe PCIe 5.0 PHY fysiske lagenheter.

PCI-SIG-organisasjonen forventer at de to standardene skal eksistere side om side en stund, og PCIe 5.0 brukes hovedsakelig for høyytelsesenheter med høyere gjennomstrømningskrav, som Gpus for AI, nettverksenheter og så videre, noe som betyr at PCIe 5.0 er mer sannsynlig å vises i datasenter-, nettverks- og HPC-miljøer.Enheter med mindre båndbreddekrav, for eksempel stasjonære datamaskiner, kan bruke PCIe 4.0.

For PCIe 5.0 er signalhastigheten økt fra PCIe 4.0s 16GT/s til 32GT/s, fortsatt ved bruk av 128/130-koding, og x16-båndbredden er økt fra 64GB/s til 128GB/s.

I tillegg til å doble båndbredden, bringer PCIe 5.0 andre endringer, og endrer den elektriske designen for å forbedre signalintegriteten, bakoverkompatibiliteten med PCIe og mer.I tillegg er PCIe 5.0 designet med nye standarder som reduserer latens og signaldemping over lange avstander.

PCI-SIG-organisasjonen forventer å fullføre 1.0-versjonen av spesifikasjonen i Q1 i år, men de kan utvikle standarder, men de kan ikke kontrollere når terminalenheten introduseres på markedet, og det forventes at den første PCIe 5.0 enheter vil debutere i år, og flere produkter vil dukke opp i 2020. Behovet for høyere hastigheter fikk imidlertid standardkroppen til å definere neste generasjon PCI Express.Målet med PCIe 5.0 er å øke hastigheten til standarden på kortest mulig tid.Derfor er PCIe 5.0 designet for å øke hastigheten til PCIe 4.0-standarden uten noen andre vesentlige nye funksjoner.

PCIe 5.0 støtter for eksempel ikke PAM 4-signaler og inkluderer bare de nye funksjonene som trengs for å gjøre det mulig for PCIe-standarden å støtte 32 GT/s på kortest mulig tid.

Maskinvareutfordringer

Den største utfordringen med å forberede et produkt for å støtte PCI Express 5.0 vil være relatert til kanallengde.Jo raskere signalhastighet, jo høyere bærefrekvens for signalet som sendes gjennom PC-kortet.To typer fysisk skade begrenser i hvilken grad ingeniører kan forplante PCIe-signaler:

· 1. Dempning av kanal

· 2. Refleksjoner som oppstår i kanalen på grunn av impedansdiskontinuiteter i pinner, koblinger, gjennomgående hull og andre strukturer.

PCIe 5.0-spesifikasjonen bruker kanaler med -36dB demping ved 16 GHz.Frekvensen 16 GHz representerer Nyquist-frekvensen for 32 GT/s digitale signaler.For eksempel, når PCIe5.0-signalet starter, kan det ha en typisk topp-til-topp-spenning på 800 mV.Etter å ha passert den anbefalte -36dB-kanalen, går imidlertid enhver likhet med et åpent øye tapt.Bare ved å bruke senderbasert utjevning (de-aksentuering) og mottakerutjevning (en kombinasjon av CTLE og DFE) kan PCIe5.0-signalet passere gjennom systemkanalen og tolkes nøyaktig av mottakeren.Minste forventede øyehøyde for et PCIe 5.0-signal er 10mV (post-utjevning).Selv med en nesten perfekt lav-jitter-sender, reduserer betydelig dempning av kanalen signalamplituden til et punkt der enhver annen type signalskade forårsaket av refleksjon og krysstale kan lukkes for å gjenopprette øyet.